Intellige differentiam inter gradus SSD Chips NAND Flash SLC, MLC, TLC, QLC

Nomen NAND Flash plenum est Memoria Flash, quae ad notionem memoriae non volatilis pertinet (Memoria Non-volatilis Fabrica).Fluctuans porta transistoris consilio innititur, et portae per fluitantem impensas sunt palatum.Cum porta fluitans electrically separata est, ideo Electrons portam attingentes etiam post intentionem remotam capiuntur.Haec est ratio fulgoris non volatilis.Indicium talium machinarum repositum est nec amittetur etiamsi potestas aversa sit.
Pro varia nanotechnologia, NAND Flash transitus ab SLC ad MLC expertus est, deinde ad TLC, et versus QLC movetur.NAND Mico late in usu est eMMC/eMCP, U orbis, SSD, automobile, interreti Rerum et aliorum agrorum propter capacitatem et velocitatem scribendi celeriter.

SLC (Anglice plenum nomen (Single-Level Cell - SLC) est unum-gradu repono
Proprietas technologiae SLC est tenuior cadmiae cinematographicae inter portam fluitantem et fontem.Cum scripto data, reposita crimen eliminari potest applicando intentionem ad custodiam portae natantis et inde per fontem transiens., hoc est, duas tantum mutationes intentionum 0 et 1 condere possunt 1 unitatis notitiae, id est, 1 bis/cellulae, quae velocitate celeritatis, longae vitae et fortitudinis effectui propriae notatur.Incommodum est quod facultas humilis et sumptus est princeps.

MLC (Latina plenum nomen Multi-Level Cell - MLC) est multi-strati repono
Intel (Intel) primum feliciter MLC mense Septembri 1997. Munus eius est reponere duas turmas notitiarum in portam fluitantis (ea pars qua crimen in cellae memoriae mico reponitur), ac deinde observationes diversarum potentiarum utere (Level ) Accurate legendi et scribentis per intentionem in memoriam redactum imperium.
Hoc est, 2bit/cellae, singulae cellae unitas thesaurorum 2bit notitiarum, intricatae intentionis imperium requirit, quattuor mutationes sunt 00, 01, 10, 11, celeritas fere mediocris, vita mediocris, pretium mediocris, circiter MMM-10000 temporibus delens et scribens vitam.MLC opera utitur utendo numero graduum intentionum, quaelibet cellae duo obolus notitiarum, et densitas notitiarum est relative magna, et plus quam 4 valores uno tempore reponere potest.Ergo architectura MLC densitatem repono melius habere potest.

TLC (Anglice plenum nomen Trinary-Level Cell) est tres-ordo repono
TLC est 3bit per cell.Singulae cellulae unitas 3bit informationes recondit, quae plus 1/2 notitiarum quam MLC condere potest.Mutationum voltagenarum genera sunt 8 ab 000 ad 001, id est, 3bit/cellae.Sunt etiam artifices Flash 8LC appellati.Tempus accessus requiritur longior, quo celeritas translationis tardior est.
Utilitas TLC est quod pretium vilis est, productio sumptus per megabyte infimum est, et pretium vilis est, vita autem brevis est, tantum de 1000-3000 rasura et rescribente vita, sed graviter probata particulas TLC SSD potest. utendum est Northmanni plus quam V annis.

QLC (Anglice plenum nomen Quadruple-Level Cell) quattuor tabulatorum unitas reposita
QLC vocari etiam potest 4bit MLC, unitas repositionis quadripartita, id est, 4bits/cell.In intentione sunt 16 mutationes, sed capacitas 33% augeri potest, hoc est, scriptura perficiendi et delens vitam amplius cum TLC reduci poterit.Magnesium experimenta specifica in effectu peregit.In terminis celeritatis legitur, utrumque interfaces DIABOLUS 540MB/S attingere potest.QLC in scribendo velocitatem peius facit, quod tempus programmandi P/E eius longior est quam MLC et TLC, celeritas tardius est, et continua celeritas scribenda est ab 520MB/s ad 360MB/s, quod temere emissum est ab 9500 IOPS ad 5000. IOPS, amissio fere dimidia.
sub (1)

PS: Plures notitiae in singulis cellulis repositae, superior capacitas per unitatem areae, sed simul, in diversis civitatibus intentionis incrementum ducit, quod difficilius est regere, sic stabilitas Mico Mico NAND. deterior fit, et vita brevior fit, quisque cum suis commodis et incommodis.

Repono Capacitas Per Unit Unitas Erase / Write vitae
SLC 1bit/cell 100,000/time
MLC 1bit/cell 3,000-10,000/time
TLC * 1bit/cell 1,000/time
QLC 1bit/cell 150-500/time

 

(NAND Flash legere et scribere vita est solum referat)
Non difficile est videre quod memoria mico NAND quatuor generibus perficiendis differet.Sumptus per unitatem capacitatis SLC altior est quam aliarum specierum NAND partium memoriae mico, sed eius notitiae retentio tempus longior est et celeritas lectionis celerior est;QLC capacitatem maiorem et sumptus inferiores habet, sed propter eius humilem fidem et longitudinis defectum et alia vitia adhuc opus est ut ulterius augeatur.

Ex prospectu productionis sumptus, celeritatis et servitii vitam legere et scribere, ordo quattuor generum est:
SLC>MLC>TLC>QLC;
Hodierna solutiones amet sunt MLC et TLC.SLC maxime spectat ad applicationes bellicas et inceptis, magna celeritate scribendi, humilis rate error, et diuturnitas.MLC maxime ad applicationes gradus consumptores intendendum est, eius capacitas 2 temporibus altior quam SLC, humilis sumptus, apta ad mico USB impulsus, telephoniis gestabilibus, digitalibus camerarum aliisve schedulis memoriae, ac late etiam in gradu consumendi SSD hodie in usu est. .

NAND memoria mico in duo genera dividi potest: 2D structura et 3D structura secundum varias structuras locales.Navigantes transistores maxime adhibentur pro 2D FULGUR, dum 3D mico maxime CT transistores utitur et porta volitans.Est semiconductor, CT insulator, duo diversa natura et principio.Discrimen est:

2D structure NAND Flash
2D structura cellularum memoriae solum in XY plano spumae disposita est, quo modo ad altiorem densitatem consequendam in eodem lagano technologia utens 2D mico processum nodi recusat.
Hoc downside est, quod errores in NAND mico frequentiores sunt pro minoribus nodis;praeterea modus est minimi processus nodi qui adhiberi potest, et densitas repono alta non est.

3D structure NAND Flash
Ad densitatem repositionis augendam, fabricatores 3D NAND vel V-NAND (vertical NAND) effecti sunt, quae in Z-plano in eadem lagana cellae memoriae acervae effectae sunt.

under (3)
In mico 3D NAND, cellulae memoriae magis chordae verticales quam chordae horizontales in 2D NAND connexae sunt, et hoc modo aedificantes adiuvat ut altam partem densitatis pro eodem spumae area assequantur.Prima 3D Flash producta habuit 24 stratis.

under (4)


Post tempus: May-20-2022